Курсовая работа: Синтез керуючих автоматів

ВСТУП

Принцип мікропрограмного керування припускає, що цифровий пристрій складається з двох частин: операційний автомат (ОА) і керуючий автомат (КА). ОА виконує найпростіші операції (мікрооперації) типу зсув, алгебраїчне додавання, кон’юнкція, диз’юнкція і т.п. КА формує послідовність керуючих символів в ОА, під впливом яких ОА реалізує більш складні алгоритми. Такі послідовності операцій називаються мікропрограмами та, звичайно, записуються у вигляді граф-схеми алгоритму.

КА розділяються на дві великі групи: автомати з жорсткою логікою та автомати з програмованою логікою. У свою чергу автомати з жорсткою логікою підрозділяються на автомати, виконані за схемою Мілі (КА Мілі) і за схемою Мура (КА Мура), автомати з програмованою логікою – на автомати з примусовою адресацією та з природною адресацією.

В автоматах з жорсткою логікою схема автомата однозначно інтерпретує граф-схему мікропрограми. В автоматах із програмованою логікою граф-схема інтерпретується у вигляді програми, що зберігається в пам’яті автомата.

1. СИНТЕЗ ОПЕРАЦІЙНОГО АВТОМАТА

1.1 Аналіз вхідних даних

Загальна формула для обчислювання результату S має такий вигляд:

Формулі , та згідно з варіантом завдання:

Загальний алгоритм для обчислювання формули S приведений на рисунку 1.1.

Для обчислювання формули S використовується ІМp-модель (IndividualMutualwithParallelpart - IMp).

Рис. 1.1 – Загальний алгоритм для обчислювання формули S

Схему взаємодії операційного та керуючої частин у цифровому просторі зображено на рисунку 1.2.

Рис. 1.2 – Структура цифрового пристрою

Структурна схема ІМp - моделі зображена на рисунку 1.3

Рис. 1.3 – Структура операційного пристрою

Пам’ять автомата складається з регістрів загального призначення R_1, ... , R_n .

Локальні шини А₁ , А₂ , A₃ призначені для прийому інформації з пам’яті та передачі її на комбінаційні схеми (КС).

В даному випадку використовуються КС двох типів: одномісні та двомісні.

Рис. 1.4 – Приклад комбінаційних схем

Однак, у даному ОА використовуються лише деякі з них.

1.2 Розробка функціонального алгоритму

Функціональна і структурна організація операційних пристроїв (ОУ) базується на принципі мікро програмного керування, сформульованому в 1951 році М. Уилксом. Відповідно до цього принципу будь-яка машинна операція розділяється на послідовність елементарних дій по обробці інформації – мікро операцій (МО). Порядок проходження мікро операцій визначається спеціальними логічними умовами (ЛУ), що у залежності від значень оброблюваної інформації приймають значення "істина" (1) або "неправда" (0). Алгоритм операцій в ОУ, записаний у термінах мікро операцій і логічних умов, що відбиває порядок проходження мікро операцій у часі, називається мікропрограмою.

Функція УА – це оперативна схема алгоритму, операторами якої є символи

, що ототожнюються з МО, виконуваними ОА, як логічні умови використовуються булеві перемінні . Найбільше часто операторна схема алгоритму представляється у виді граф-схеми алгоритму (ГСА).

Граф-схема алгоритму. Орієнтований зв'язаний граф – граф, що містить одну початкову вершину, одну кінцеву вершину, довільну безліч умовних і операторних вершин.

Будова ІМр автомата дозволяє паралельно виконувати одномісну та двумісну операції, тобто можливо виконувати за одне завантаження автомату завантаження двох операнд. Наприклад, у п’ятій вершині зроблено саме так.

Кожній дії, завантаженню автомата, відповідає Y[і].

Ідентичні дії відповідають однаковим командам, Y[і].

Логічні умови позначаються – XL, однаковим умовам відповідають однакові XL.

Функціональний алгоритм приведений на рисунку 1.5.

Рис. 1.5 – Функціональний алгоритм

1.3 Розробка структурної схеми автомата

1.3.1. Визначення набору регістрів пам’яті:

Rg:{RA,RB,RC,RS₁ ,RS₂ , RS₃ }

1.3.2. Набір комбінаційних схем:

Одномісні: КС1 : {L₁ , L₂ , L₃ , R₁ , R₂ , R₃ }

На шину C повинні поступати всі аргументи одномісних операцій.

Двомісні: КС2: {Sum, Sub}

Припустимо, що операція відіймання виконується наступним чином:

Sub:=B - A, тому від’ємне завжди повинно знаходитись на шині B, а від’ємник на шині А. В іншій двомісній операції Sumпорядок операндів значення не має.

Рис. 1.6 – Структурна схема автомата

1.3.3. Зв'язки між регістрами та локальними шинами

Наша схема має три шини: А та B – двомісні, та шина C – одномісна.

A {RA, RB, RC, RS₁ , RS₂ ,RS₃ }

B {RA, RB, RC, RS₁ , RS₂ ,RS₃ }

C {RA, RB, RC, RS₁ , RS₂ ,RS₃ }

1.3.4. Зворотні зв'язки шин Z1 та Z2 з регістрами пам’яті

Шини, що є результативними:

Z₁ – результати одномісних операцій, а Z₂ – двомісних операцій.

Z₁ {RA, RB, RC, RS₁ , RS₂ ,RS₃ }

Z₂ {RA, RB, RC, RS₁ , RS₂ ,RS₃ }

Кожний елемент, котрий діє у схемі може виконуватись тільки при наявності відповідного керуючого сигналу y_[n] .

у₁ , у₂ , у₃ – завантаження початкових даних на шини.

у₄ –у₁₅ – завантаження даних у регістри пам'яті.

у_{1 6} –у₃₃ – завантаження з пам'яті на локальні шини А, B, C.

у₃₄ , у₃₉ – завантаження результатів одномісних операцій на шину Z₁ .

y₄₀ –у₄₁ – завантаження результатів двомісних операцій на шину Z₂ .

Отримані таким чином дані заносимо до таблиці 1.1

Табл. 1.1 –Таблиця мікрооперацій

Рис. 1.7 – Структурна граф-схема операційного автомата

2. СИНТЕЗ КЕРУЮЧИХ АВТОМАТІВ З ЖОРСТКОЮ ЛОГІКОЮ

На практиці використовуються дві моделі МПА - автомат Милі й автомат Мура, розходження між якими полягає у функції виходу. В автоматі Милі вихідний сигнал залежить від поточного стану і вхідного сигналу, а в автоматі Мура‑ тільки від стану. Незалежно від типу МПА для їхнього синтезу використовується однакова методика, що включає наступні етапи:

1. Оцінка станів автомата на ГСА.

2. Побудова таблиці переходів.

3. Кодування станів УА.

4. Побудова прямої структурної таблиці.

5. Формування системи булевських функцій (СБФ) для вихідних сигналів і функцій збудження елементів пам'яті

6. Синтез схеми в заданому елементному базисі.

2.1 Методика синтезу автомата Мура

На першому етапі початкова і кінцева вершини відзначаються окремим станом.

Побудова таблиці переходів зводиться, до формувань по відзначеної ГСА таблиці, що містить стовпці: a_m - вихідний стан; a_s - стан переходу; X(a_m , a_s ) - кон’юнкція вхідних перемінних, визначальний перехід (a_m , a_s ) і відповідна функції переходу іj, де Y_і відзначений станом a_m , Y – стан As, Y(a_m ) - вихідні сигнали; h=1, H - номер переходу.

При кодуванні станів необхідно прагнути до такого кодування, що зменшує кількість функцій збудження, що приймають одиничне значення, і, отже, складність схеми УА.

Для цих цілей рекомендується використовувати алгоритми кодування.

Структурна схема автомата Мура (див. рис. 2.1):

1. Пам'ять – зберігає код стану (Q);

2. Дешифратор (ДС) – виконує перетворення коду в унітарний код, вказує на поточний стан.

На базі вектора станів А схема вихідних сигналів (СФВС) формує вихідні сигнали керуючого автомата y.

Автомат Мура має свою відмінність - вихідний сигнал y залежить не від вхідного Х, а від стану.

Автомат Мура, як і кожний інший автомат складається з двох частин: комбінаційна схема та пам'ять (тригер).

Для синтезу автомата Мура потрібно позначити кожну операторну вершину через a_[i] , починаючи з “початок” - і закінчуючи “кінець” - , так як це зроблено на рисунку 2.2.

Записуємо до таблиці 2.2 отримані результати: поточний стан (мітка вершини та номер її значення в двійковій системі вираховування), наступний стан (мітка вершини та номер її значення в двійковій системі вираховування), вхідний сигнал Х, вихідний сигнал Y та функції збудження пам'яті у заданому тригері (згідно варіанта - у тригері RS).

Рис. 2.2 – Граф-схема автомата Мура

Табл. 2.1 – Структура переходів для автомата Мура

2.2 Формування схеми автомата Мура

2.2.1 Функції збудження пам'яті та їх синтез у заданий базис:

2.2.2 Синтез дешифратора та його синтез у заданий базис:

Синтез дешифратора для автомата Мура розробляється так само, як і синтез для автомата Мілі(див. далі).

2.2.3 Рівняння вихідних сигналів та їх синтез у заданий базис:

2.3 Методика синтезу автомата Мілі

Структурна схема автомата Мілі (зображена на рис. 2.3) включає ті ж етапи, що і синтез КА Мура. Відрізняється від схеми автомата Мура тим, що вихідні сигнали Y залежать від вхідних Х.

Порядок синтезу автомата Мілі:

1. Позначаємо вхід початкових та кінцевих станів;

2. Позначаємо вихід операторних вершин у паралельних гілках одним станом (див. рис. 2.4). Кожна операторна вершина відзначається окремим станом. Таблиця переходів автомата має наступні стовпці: a_m , a_s - вихідний стан і стан переходу.

Х (am,as) - кон’юнкція вхідних перемінних, визначальний перехід (a_m , a_s ),

Y_h - вихідний сигнал на переході (a_m , a_s ).

Для синтезу логічної схеми в заданому базисі необхідно перетворити СБФ за правилами Де-Моргана з урахуванням обмежень елементного базису - числа входів і навантажувальної здатності.

Рис. 2.5 – Граф-схема автомата Мілі

Табл. 2.2 – Структура переходів для автомата Мілі

2. 4 Формування схеми автомата Мілі

2.4.1 Функції збудження пам'яті та їх синтез у заданий базис:

2.4.2 Синтез дешифратора та його синтез у заданий базис.

Методика синтезу дешифратора до автомата Мілі:

- таблиця істинності (Карта Карно);

- Карта Карно для одержання мінімізованої функції збудження;

- запис формул функцій збудження;

- побудова схеми.

Оскільки на кожнім наборі вхідних перемінних активний тільки один біт, то Карту Карно можна зобразити одну загальну для усіх вихідних сигналів. При цьому в осередках Карти Карно записуються не одиниці, а імена відповідних функцій.

Табл. 2.3 – Карта Карно до дешифратора автомата Мілі

	000 001 011 010 110 111 101 100
00 01 11 10	а0	а1	а3	а2	а6	а7	а5	а4
	а8	а9	а11	а10	а14	а15	а13	а12
	а24	а25	а27	а26	*	*	*	*
	а16	а17	а19	а18	а22	а23	а21	а20

...

...

...

Електрична схема дешифратора зображена на рисунку 2.6.

Рис. 2.6 – Дешифратор. Функціональна схема.

2.4.3 Рівняння вихідних сигналів та їх синтез у заданий базис:

3. Синтез автоматів з програмованою логікою

3.1 Синтез автомата з примусовою адресацією команд

ПЗУ – зберігаємий набір команд, кожна з котрих несе інформацію про набір вихідного сигналу, про поточний такт та адресу мікрокоманд, котрі повинні бути виконані у наступному такті.

Рис. 3.1 - Формат МК

Рис. 3.2 - Структурна схема АПЛ з примусовою адресацією мікрокоманд

Аналіз рисунка 3.2:

- СФВС - дозволяє декодувати інформацію, що утримується в полі Y.

- САХ - являє собою мультиплексор на інформаційні входи якого подаються вхідні сигнали, а на адресні, код з поля Nх при цьому на А₀ завжди подається сигнал "0", у такий спосіб формується сигнал Z, що забезпечує передачу на адресний вхід пам'яті А або А₀ , або А₁ .

Для того щоб сформувати вміст ROM по граф-схемі мікрокоманд необхідно:

- відзначити номера мікрокоманд;

- закодувати вихідні сигнали і сформувати мікрокоманди по заданому форматі;

- сформувати таблицю вмісту ROM.

Рис. 3.3 – Граф-схема автомата з примусовою адресацією команд

Для скорочення довжини слова ROM будемо використовувати принцип максимального кодування вихідних сигналів.

Табл. 3.1 – Максимальне кодування вихідних сигналів

Табл. 3.2 – Структура переходів для автомата з примусовою адресацією команд

Адреса а1 а2 а3 а4 а5 а6	Y 0..5	X 6..8	FA0 9..14	FA1 15..20	Перехід
000000	000001	000	000001	*	b0 → b1
000001	000010	000	000010	*	b1 → b2
000010	000011	011	000011	001011	b2 →
000011	000000	100	000100	001000	b3 →
000100	000100	000	000101	*	b4 → b5
000101	000101	000	000110	*	b5 → b6
000110	000110	000	000111	*	b6 → b7
000111	000111	000	001110	*	b7 → b14
001000	001000	000	001001	*	b8 → b9
001001	001001	000	001010	*	b9 → b10
001010	001010	000	001110	*	b10 → b14
001011	001011	000	001100	*	b11 → b12
001100	001100	000	001101	*	b12 → b13
001101	001101	000	001110	*	b13 → b14
001110	001110	011	001111	011000	b14 →
001111	000000	100	010000	010101	b15 →
010000	001111	000	010001	*	b16 → b17
010001	010000	000	010010	*	b17 → b18
010010	010001	000	010011	*	b18 → b19
010011	010010	000	010100	*	b19 → b20
010100	010011	000	011010	*	b20 → b26
010101	010100	000	010110	*	b21 → b22
010110	010101	000	010111	*	b22 → b23
010111	010110	000	011010	*	b23 → b26
011000	010111	000	011001	*	b24 → b25
011001	011000	000	011010	*	b25 → b26
011010	011001	011	011011	100000	b26 →
011011	000000	100	011100	011110	b27 →
011100	011010	000	011101	*	b28 → b29
011101	011011	010	100010	100110	b29 →
011110	011100	000	011111	*	b30 → b31
011111	011101	010	100010	100110	b31 →
100000	011110	000	100001	*	b32 → b33
100001	011111	010	100010	100110	b33 →
100010	000000	001	100011	100101	b34 →
100011	100000	000	100100	*	b35 → b36
100100	100001	000	000000	*	b36 → кінець
100101	100010	000	000000	*	b3 7 → кінець
100110	100011	000	100111	*	b3 8 → b3 9
100111	100001	000	000000	*	b3 9 → кінець

Табл. 3.3 – Таблиця кодів станівавтомата з примусовою адресацієюкоманд

Табл. 3.4 – Таблиця вхіднихсигналівавтомата з примусовоюадресацієюкоманд

Рівняння вихідних сигналів та їх синтез у заданий базис:

3.2 Синтез автомата з природною адресацією команд

У реальних мікропрограмах часто зустрічаються ситуації, коли маються досить довгі сплетіння операторних вершин. У цьому випадку можлива організація схеми, коли безумовний перехід не задається, а виконується нарощуванням адреси мікрокоманди. Таким чином вдається зменшити довжину мікрокоманди за рахунок формування вихідних сигналів і аналізу вхідних сигналів у різні моменти часу. Для цього в автоматах із природною адресацією використовується два формати мікрокоманд:

- операторна

- умовна

	+1

Рис. 3.4 – Структурна схема автомата з природною адресацією

Аналіз схеми:

У регістрі мікрокоманд зберігатися поточне МК, якщо це операторна МК, то працює схема формування вихідних сигналів і в операційний автомат попадає y.

При цьому схема аналізу Х формує Z, що змушує адресу, що зберігається в лічильнику збільшитися на одиницю.

Якщо в регістрі МК умовна МК, то вихідний сигнал не формується, а схема аналізу Х формує Z, у залежності від значення Z:

якщо Z=1, то до значення лічильника команд додається 1,

якщо Z=0, то в лічильник попадає адреса мікрокоманди з поля b.

Порядок формування змісту ROM такий же як в автоматі з примусовою адресацією мікрокоманд.

Рис. 3.5 – Граф-схема автомата з природною адресацією команд

Табл. 3.5 – Структура переходів для автомата з природною адресацією команд

№ п/п	Адреса b b1 b2 b3 b4 b5 b6	0	1 . . . 6		Перехід
		1	1 ... 3	4 . . . 9
1	000000	0	000001		b0 → b1
2	000001	0	000010		b1 → b2
3	000010	0	000011		b2 → b3
4	000011	1	011	010010	b2 →
5	000100	0	001011		b4 → b5
6	000101	0	001100		b5 → b6
7	000110	0	001101		b6 → b7
8	000111	0	001110		b7 → b14
9	001000	1	011	011100	b8 →
10	001001	0	010111		b9 → b10
11	001010	0	011000		b10 → b11
12	001011	0	011001		b11 → b12
13	001100	1	011	100111	b12 →
14	001101	0	011110		b13 → b14
15	001110	0	011111		b14 → b15
16	001111	1	010	101110	b15 →
17	010000	0	100011		b16 → b17
18	010001	0	100001		b17 → кінець
19	010010	1	100	010111	b18 →
20	010011	0	001000		b19 → b20
21	010100	0	001001		b20 → b21
22	010101	0	001010		b21 → b22
23	010110	1	000	000111	b22 → БП b7
24	010111	0	000100		b23 → b24
25	011000	0	000101		b24 → b25
26	011001	0	000110		b25 → b26
27	011010	0	000111		b26 → b27
28	011011	1	000	000111	b27 → БП b7
29	011100	1	100	100001	b28 →
30	011101	0	010100		b29 → b30
31	011110	0	010101		b30 → b31
32	011111	0	010110		b31 → b32
33	100000	1	000	001011	b32 → БП b11
34	100001	0	001111		b33 → b34
35	100010	0	010000		b34 → b35
36	100011	0	010001		b35 → b36
37	100100	0	010010		b36 → b37
38	100101	0	010011		b37 → b38
39	100110	1	000	001011	b38 → БП b11
40	100111	1	100	101011	b39 →
41	101000	0	011100		b40 → b41
42	101001	0	011101		b41 → b42
43	101010	1	000	001111	b42 → БП b15
44	101011	0	011010		b43 → b44
45	101100	0	011011		b44 → b45
46	101101	1	000	001111	b45 → БП b15
47	101110	1	001	110000	b46 →
48	101111	0	100010		b47 → кінець
49	110000	0	100000		b48 → b49
50	100001	0	100001		b49 → кінець

Табл. 3.6 – Таблиця кодів станівавтомата з природною адресацією команд

Табл. 3.7 – Таблиця вхідних сигналівавтомата з природною адресацієюкоманд

Рівняння вихідних сигналів та їх синтез у заданий базис:

Синтез мультиплексора

Табл. 3.8 – Карта Карно до мультиплексора

	00	01	11	10
0 1	x0	x1	x3	x2
	x4	*	*	*

4. ПОРІВНЯЛЬНА ХАРАКТЕРИСТИКА АВТОМАТІВ

4.1 Порівняльна характеристика автоматів з жорсткою логікою

Розрахуємо усі дані по формулам:

N - кількість великих елементів.

N_вх – кількість входів на великі елементи.

n – кількість малих елементів.

n_вх - кількість входів на малі елементи.

N_тр – кількість тригерів у схемі

Табл. 4.1 – Таблиця обліку апаратурних витрат автоматів з жорсткою логікою

З таблиці 4.1 видно, що R схеми у Мура менше, але входів на DC більше.

Тригерів однакова кількість.

4.2 Порівняльна характеристика автоматів з програмованою логікою

Табл.4.2 Таблиця обліку апаратурних витрат автоматів з програмованою логікою

У автомата з природною адресацією МК більш мінімальні апаратні витрати (корпусів), ніж у автомата з примусовою адресацією.

Тригерів однакова кількість. Кількість входів на DC однакова.

Комбінаційна частина у АПЛ з природною адресацією більша,
ніж у примусової.

ВИСНОВОК

операційний керуючий автомат програмований логіка

Виконано курсовий проект з дисципліни „Прикладна теорія цифрових автоматів” на тему „Синтез керуючих автоматів”.

Були синтезовані основні типи автоматів з жорсткою та програмованою логікою. Хоча всі приведені автомати справилися з поставленою задачею і в достатній мірі реалізували схему керуючого автомата, але є деякі позитивні і негативні особливості синтезу кожного з автоматів. Наприклад, автомати з жорсткою логікою мають досить велику комбінаційну частину, але вони не потребують елементів ROM, це робить ці автомати дуже оптимальними за ціною затрат.

Автомати з програмованою логікою виявились досить складними в розрахунках і реалізації, але це повністю компенсувалось універсальністю та гнучкістю програмування, чого не можна було досягнути на автоматах з жорсткою логікою.